실리콘 웨이퍼

실리콘 웨이퍼

웨이퍼(wafer)

: 반도체 칩을 만드는 토대가 되는 얇은 판 (si → poly-si → wafer)

그중 재료로 si를 사용하는 이유는 si의 원재료는 모래로 주위에서 쉽게 볼 수 있어 제조 비용이 저렴하며, 온도 변화에 따른 성질 변화가 적어 고온에서도 소자가 동작 가능하게 한다.

출처: SK 하이닉스

 

(2) 노치: 웨이퍼의 구조 구별

(3) 다이: 회로가 집적된 반도체 칩

(4) 스크라이브 라인: 다이와 다이 사이 간격

쓰임새 별 웨이퍼 구분

- 프라임 웨이퍼: 생산에 실질적으로 투입되는 웨이퍼

- 테스트 웨이퍼: 프라임 웨이퍼를 Fab에 투입하기 전에 공정 라인 이상 유무를 미리 확인하는 웨이퍼

- 더미 웨이퍼: 프라임 웨이퍼를 보호하는 웨이퍼

웨이퍼 종류

1) 연마 웨이퍼

: 고순도 다결정 실리콘(poly-si) 덩어리와 3가 혹은 5가 불순물(dophant)을 도가니에 함께 넣는다.

poly-si는 고순도 단결정 실리콘을 얻기 위한 재료로 사용한다. DRAM / NAND-Flash 등 메모리 반도체에 사용한다.

 

※ 반도체 회사는 n-type 보다 p-type 웨이퍼를 선호하는데, 그 이유는 다음과 같다.

NMOS나 PMOS의 경우에도 P-N 접합이 존재하지만,MOSFET에서 소자의 동작을 결정하는 요소는 source에서 drain사이의 전류이다. 따라서 P-N 접합에 전류가 흐르지 않게 하기 위해 다수캐리어로 비교적 속도가 느린 양공(전자는 양공의 2.7배)을 갖는 p-type 웨이퍼를 사용하는 것이 소자 동작에 유리하다.

= hole보다 전자의 이동속도가 빠르기 때문에 소자 작동 속도가 높은 NMOS를 주로 사용한다.

 

2) 에피텍셜 웨이퍼

: 연마 웨이퍼의 단점(표면에 나타나는 결정 결함)을 해결한 파생 웨이퍼로, 웨이퍼를 하부층과 상부층으로 나누어

하부층(연마 웨이퍼)과 동일한 결정 격자 방향으로 상부층에 초고순도 단결정을 쌓는 방식이다.

주로 비메모리 반도체에 사용한다.

출처: SK 하이닉스

 

-에피텍셜 층: 연마 웨이퍼 기판 위에 약 10um 미만의 매우 얇은 두께로 기판보다 약 10배 초고순도인 si를 증착시킨 층

에피 공정시 기판이 녹아서는 안되므로 si의 용융온도(약 1400 ℃)보다는 낮은 온도로 진행해야 한다.

○ 호모-에피텍시: 기판층과 성장층이 동일한 결정격자 증착

○ 헤테로-에피텍시: 기판층과 성장층이 다른 결정격자 증착(절연막 or 게이트막)

 

※ 층을 쌓는 방법: 액체(LPEpi), 기체(VPEpi), 분자빔(MBEpi), 유기 금속 증착(MOCVD)등이 있다.

 

3) SOI 웨이퍼

: 에피텍셜 웨이퍼보다 더 상위 개념인 웨이퍼로 실리콘 단결정층을 산화막 위에 형성한 웨이퍼이다.

출처: SK 하이닉스

 

일반 연마 웨이퍼에 비해 웨이퍼 표면 결정 결함이 없으며,

기판 바디(100 ~ 600uM)와 소자층(drain, source 등 반도체 소자들이 형성되는 층, 2uM에서 nM 단위로 두께 조절)사이에 절연층(1uM)이 형성되어 있어, 하부층(바디)이 영향줄 수 있는 누설전류를 차단한다.