CMOS
: NMOS + PMOS
반도체는 주로 p-type를 사용한다. 그러므로 NMOS는 p형 기판 위에 쉽게 만들 수 있지만, PMOS의 경우 기판과 채널의 타입이 같아 구성할 수 없다.
→ 따라서 n - well을 만든다 → n - well 위에 PMOS를 만들 수 있다.
이 때, n - well을 만들면 여러 곳에서 PN 접합이 만들어지게 되는데 이로 인해 parasitic BJT(기생 BJT)가 형성된다.
이는 누설전류를 발생시켜 소자의 성능을 감소시킨다.
→ STI를 만들어 PMOS와 NMOS 사이를 절연시킨다.
well, STI 제조 과정
1) well을 형성하지 않을 부분을 PR로 도포한 후 이온 주입 공정으로 well 형성
2) 절연층(SiO2 ) = pad oxide을 산화 공정을 통해 증착한다.
후에 CMP 공정시 SiO2에 영향을 주지 않게 Silicon Nitride(Si3N4)를 CVD 공정으로 증착한다.
Si3N4는 SiO2보다 단단한 재질이기 때문에 잘 깎이지 않는다.
3) well 위에 PR을 도포한 후 RIE 공정으로 pwell과 nwell 사이에 우물을 만든다.
4) 깎인 면에 표면 결함이 있을 수 있으므로 산화 공정을 이용해 얇은 SiO2막 (liner) 을 만든다.
HDPCVD 또는 APCVD로 우물을 채운다. (SiOx)
5) SiN 전 까지 CMP 공정을 진행한다. (SiN은 잘 깎이지 않는다)
6) wet etching으로 SiN 제거한다 : STI 형성
'반도체 2모저모' 카테고리의 다른 글
| 산화 공정 - 에피택시(Epitaxy) (2) | 2024.04.01 |
|---|---|
| 산화 공정 (2) | 2024.03.29 |
| 산화 공정 - 절연막 (2) | 2024.03.29 |
| 실리콘 웨이퍼 (0) | 2024.03.26 |
| 반도체란? (메모리 반도체와 시스템 반도체) (0) | 2024.03.25 |
